can收发器如何将逻辑电平转换为差分电平？

一、can收发器如何将逻辑电平转换为差分电平？

在这个电路中插入一些差分电路模块就可以了。

二、逻辑电平原理？

逻辑电平是指一种可以产生信号的状态，通常由信号与地线之间的电位差来体现。逻辑电平的浮动范围由逻辑家族中不同器件的特性所决定。

三、逻辑电平变换的原则？

1、常逻辑电平间的转换方法：

(1)  晶体管+上拉电阻法　　就是一个双极型三极管或 MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。

(2)  OC/OD 器件+上拉电阻法　　跟第一种方法类似。适用于器件输出刚好为 OC/OD （集电极开路漏极开路的场合。

(3)  74xHCT系列芯片升压 (3.3V→5V)　　凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作 3.3V→5V 电平转换。——这是由于 3.3V CMOS 的电平刚好和5V TTL电平兼容（巧合），而 CMOS 的输出电平总是接近电源电平的。

　　廉价的选择如 74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/...) 系列 (那个字母 T 就表示 TTL 兼容)。

(4)  超限输入降压法 (5V→3.3V, 3.3V→1.8V, ...)　　凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。

　　这里的"超限"是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制 (改变了输入级保护电路)。

　　例如，74AHC/VHC 系列芯片，其手册中明确注明"输入电压范围为0~5.5V"，如果采用 3.3V 供电，就可以实现 5V→3.3V 电平转换。

(5)  专用电平转换芯片　　最著名的就是 164245，不仅可以用作升压/降压，而且允许两边电源不同步。这是最通用的电平转换方案，但是也是很昂贵的 (我前不久买还是￥45/片，虽是零售，也贵的吓人)，因此若非必要，最好不要用这种方案。

(6)  电阻分压法最简单的降低电平的方法。5V电平，经1.6k+3.3k电阻分压，就是3.3V。

(7) 限流电阻法　　如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如 74HC 系列为 20mA)，仍然是安全的。

(8)  无为而无不为法　　只要掌握了电平兼容的规律。某些场合，根本就不需要特别的转换。例如，电路中用到了某种 5V 逻辑器件，其输入是 3.3V 电平，只要在选择器件时选择输入为 TTL 兼容的，就不需要任何转换，这相当于隐含适用了方法3)。

(9)  比较器法　　算是凑数，有人提出用这个而已，还有什么运放法就太恶搞了。 

2. 电平转换的"五要素"

(1) 电平兼容　　解决电平转换问题，最根本的就是要解决逻辑器件接口的电平兼容问题。而电平兼容原则就两条：

VOH > VIH

VOL < VIL

再简单不过了！当然，考虑抗干扰能力，还必须有一定的噪声容限：

|VOH-VIH| > VN+

|VOL-VIL| > VN-

其中，VN+和VN-表示正负噪声容限。只要掌握这个原则，熟悉各类器件的输入输出特性，可以很自然地找到合理方案，如前面的方案(3)(4)都是正确利用器件输入特性的例子。

(2) 电源次序　　多电源系统必须注意的问题。某些器件不允许输入电平超过电源，如果没有电源时就加上输入，很可能损坏芯片。这种场合性能最好的办法可能就是方案(5)——164245。如果速度允许，方案(1)(7)也可以考虑。

(3) 速度/频率　　某些转换方式影响工作速度，所以必须注意。像方案(1)(2)(6)(7)，由于电阻的存在，通过电阻给负载电容充电，必然会影响信号跳沿速度。为了提高速度，就必须减小电阻，这又会造成功耗上升。这种场合方案(3)(4)是比较理想的。

(4) 输出驱动能力　　如果需要一定的电流驱动能力，方案(1)(2)(6)(7)就都成问题了。这一条跟上一条其实是一致的，因为速度问题的关键就是对负载电容的充电能力。(5) 路数　　某些方案元器件较多，或者布线不方便，路数多了就成问题了。例如总线地址和数据的转换，显然应该用方案(3)(4)，采用总线缓冲器芯片(245,541,16245...)，或者用方案(5)。

(6) 成本&供货　　前面说的164245就存在这个问题。"五要素"冒出第6个，因为这是非技术因素，而且太根本了，以至于可以忽略。

四、逻辑电平开关是什么？

就是可以使输出得到高低电平的开关。

常见的逻辑电平：

单端：TTL、CMOS、LVTTL、LVCMOS、GTL、BTL、ETL、GTLP、SSTL2-I、SSTL2-II、SSTL3-I、SSTL3-II、HSTL-I、HSTL-II、HSTL-III、HSTL-IV、HSUL_12、POD12、POD10等；

差分：ECL、PECL、LVPECL、LVDS、BLVDS、LP-LVDS、CML、DIFF_HSTL、DIFF_SSTL、DIFF_HSUL、TMDS、PPDS、RSDS等。

TTL逻辑输出形式包括集电极开路输出（OC）、三态门输出（TSL）、复合管（达林顿管）和图腾柱输出。

开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时OC、OD门需要接阻值合适的上拉电阻，OE门需要接阻值合适的下拉电阻。

五、电平转换电路原理？

1、当SDA1输出高电平时：MOS管Q1的Vgs = 0，MOS管关闭，SDA2被电阻R3上拉到5V。

　　2、当SDA1输出低电平时：MOS管Q1的Vgs = 3.3V，大于导通电压，MOS管导通，SDA2通过MOS管被拉到低电平。

　　3、当SDA2输出高电平时：MOS管Q1的Vgs不变，MOS维持关闭状态，SDA1被电阻R2上拉到3.3V。

　　4、当SDA2输出低电平时：MOS管不导通，但是它有体二极管！MOS管里的体二极管把SDA1拉低到低电平，此时Vgs约等于3.3V，MOS管导通，进一步拉低了SDA1的电压

六、电平转换芯片作用？

电平转换芯片 - MS6212可以用于桥接两个不同的电压节点，以成功连接电子系统中的逻辑门电平。它可以用在点对点拓扑中，用于连接在不同接口电压下相互操作的设备或系统中。它的主要目标是用开漏模式与I/O口进行数据连接，例如I2C和1-Wire，数据是双向传输且不需要控制信号，也可以用推拉模式与I/O口进行数据连接。

信号的下降时间（tfA， tfB）取决于驱动MS6212的数据I/O口外部驱动器的输出阻抗，同样的，tPHL和数据速率也取决于外部驱动器的输出阻抗。数据表中tfA， tfB， tPHL的值和转换速率定义为假设外部驱动器的输出阻抗小于50Ω情况下的值。

电平转换芯片 - MS6212有一个OE输入端口以用来当OE为低电平时使器件关断，使所有I/O口在高阻状态。只要VCCA通电，OE就会存在一个内部的下拉电流源，关断时间（tDIS）表示OE变为低电平和输出为高阻状态之间的延迟。启用时间（tEN）表示用户必须允许单次触发电路在OE被提升为高电平后才能运行的时间。

每一个A端口对于VCCA都有一个10kΩ的内部上拉电阻，每一个B端口对于VCCB都有一个 10kΩ的内部上拉电阻。如果需要一个更小的上拉电阻，必须在I/O口到VCCA或VCCB之间添加一个外部电阻，而加上一个阻值更小的上拉电阻将会影响VOL电平，当OE为低电平时，内部上拉电阻会被关断。

七、rs232逻辑电平范围？

RS232接口任何一条信号线的电压均为负逻辑关系。即：逻辑“1”为-3v— -15V；逻辑“0”：+3v— +15V.

八、io电平转换是什么？

1 io电平转换是将数字信号的电平转换为适合于芯片或电路运行的电平的过程。2 io电平转换过程是为了保证数字信号在传输过程中不出现失真或其他问题。在电路中，数字信号通常以高电平或低电平的方式来传递，而芯片或电路的运行需要特定的电平条件来进行。因此，需要将数字信号的电平转换为符合电路运行条件的电平。这一过程通常由集成在芯片或电路中的电平转换器来处理。3 在计算机领域中，io电平转换常见于各种接口，如串口、并口、usb等。这些接口通常需要将计算机内部的数字信号与外部设备进行通信，因此需要进行 io电平转换来满足设备的工作需求。

九、逻辑电平输出是什么意思？

逻辑电平输出是指一种，可以产生信号的状态，通常由信号与地线之间的电位差来体现。逻辑电平的浮动范围，由逻辑家族中不同器件的特性所决定。

保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。

十、cmos的逻辑电阻电平是多少？

CMOS电平逻辑电平电压接近于电源电压，0 逻辑电平接近于 0V。而且具有很宽的噪声容限。

TTL电平和CMOS电平总结 1，TTL电平： 输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。2，CMOS电平： 1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。3，电平转换电路： 因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cms 3.3v），所以互相连接时需要电平的转换4，OC门，即集电极开路门电路。